본문 바로가기
CMOS IC Design

CS Stage(3)-Current-Source Load [Razavi][Ch3]

by 숩달SoobDal 2024. 10. 29.

출처: Behzad Razav

반응형

i, Design of Analog CMOS Integrated Circuits, Second Edition

Chapter 3 - Single-Stage Amplifiers (pg. 58~59)


3.3. Common Source Stage

3.3.3. Common-Source Stage with Current-Source Load

Current Source를 Load로 쓰는 이유

이제 diode 대신 current-sourceload로 사용한 CS stage를 살펴보겠습니다.

stage만으로 큰 voltage gain을 얻어야 하는 경우에, Av = -gmRd 공식에 따르면 CS stageload impedance Rd를 증가시켜야 합니다.

그런데 resistordiode-connected load의 경우, load resistance를 증가시킬 경우 load에 큰 dc drop이 걸려서, output voltage swing이 제한됩니다.

따라서 이 load를 옴의 법칙을 따르지 않는 소자인 current source로 대체하는 방안이 등장하는 겁니다.

 

 

Fig. 3.18의 회로에서, output impedanceM2의 최소 |Vds|의 연관성이 resistor에 비해 훨씬 낮습니다.

예를 들어, |Vds2,min| = |Vgs2 – Vth2|를 낮추기 위해 M2 W를 늘릴 수 있습니다.

, ro2가 충분히 높지 않다면 M2LW를 늘려 더 작은 λ 얻을 수도 있습니다.

대신 penalty가 생기기는 하는데, M2에 의해 생기는 output nodecapacitance가 증가합니다.

 

 

트랜지스터 L, W와 Gain의 연관성

주어진 Id에서 MOSFEToutput impedance channel length를 바꿔 조절할 수 있습니다.

λ 1/L, ro L/Id 이기 때문입니다.

Gainro1||ro2에 비례하므로, MOSFETL을 늘려 ro를 증가시키면 더 높은 gain을 얻을 수 있습니다.

 

트랜지스터의 L을 늘리면 더 높은 gain을 얻을 수 있는데, L을 늘릴 때 W도 함께 늘려주는 것이 중요합니다.

 

Vgs1-Vth11/(W/L)^(1/2)에 비례하기 때문에, L1α배만큼 늘렸다면 W1α배 늘려야 overdrive voltage 증가로 인한 output voltage swing 제한을 막을 수 있습니다.

 

, gm1(W/L)^(1/2)에 비례하므로, L1만 늘린다면 gm1이 작아지게 됩니다.

 

 

Intrinsic Gain of Tr in CS Stage w/ Current-Source Load

 

 

M1intrinsic gain(3.47)과 같이 적을 수 있습니다.

L이 증가하면 gain도 증가하는데, gm(1/L)의 루트에 비례하지만 1/λL에 비례하기 때문입니다.

, 식에서 볼 수 있듯 Id가 증가하면 gain gm*ro가 감소합니다.

 

 

Resistive load vs. Current Source Load

Resistively-loaded stagemaxmin output voltage를 따져봅시다.

 

Max. output voltageVinVth1에 근접할 때, Vdd 근처입니다.

Min. output voltageM1triode region의 경계에 있을 때, Vin-Vth1입니다.

 

Current-source load가 있는 stage의 경우, max output voltageM2triode region의 경계에 있을 때, Vdd-|Vgs2-Vth2|입니다.

Min output voltageresistively-loaded stage와 같습니다.

 

따라서, loadcurrent-source load일 때 output swing은 줄어듭니다.

그러나 L1L2이 증가할 때, gain이 증가하는 장점이 있으니 필요에 따라 사용하면 되겠습니다.