분류 전체보기27 Degenerated Differential Pair, Common-Mode Rejection Ratio(CMRR) [Razavi][Ch4] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 4 - Differential Amplifiers (pg. 116~123)4. Differential Amplifiers4.2. Basic Differential Pair4.2.3. Degenerated Differential Pair Degenerated Differential Pair: Linearity 개선Fig. 4.27(a)는 differential pair에 resistive degeneration을 단 회로입니다. Common-source stage에 resistive degeneration을 달아서 linearity를 개선하는 것처럼, dif.. 2024. 11. 19. Basic Differential Pair - 동작 특성, Common-Mode Behavior, Output Swing, Large-Signal & Small-Signal 분석, Half-Circuit Concept [Razavi][Ch4] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 4 - Differential Amplifiers (pg. 103~116) 4. Differential Amplifiers4.2. Basic Differential PairBasic Differential PairFig. 4.7의 basic differential pair 구조를 이용하면 Vout이 clipping되는 문제를 해결할 수 있습니다. Fig. 4.6(a)와 달라진 점은, M1과 M2의 source를 묶어 tail current Iss를 달아준 것입니다.Iss를 달아주면 Id1+Id2가 항상 Iss로 일정해지기 때문에, Id1+Id2가 Vin,c.. 2024. 11. 18. Single-Ended & Differential Signals [Ravazi][Ch4] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 4 - Differential Amplifiers (pg. 100~102) 4. Differential Amplifiers4.1. Single-Ended and Differential OperationSingle-Ended and Differential Signals (Fig. 4.1(a)) Single-ended signal은 고정 전압을 기준으로 측정하는 신호인데, 주로 gnd를 기준으로 합니다.Differential signal은 Fig. 4.1(b)의 node X와 Y처럼, 중심 전압을 기준으로, 크기는 같고 증감은 반대인 두 신호의 차를 의미합니다.. 2024. 11. 18. Current Mirrors(Basic, Cascode) [Ravazi][Ch5] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 5 - Current Mirrors and Biasing Techniques (pg. 134~146)5. Current Mirrors and Biasing Techniques5.1. Basic Current MirrorsIntroduction to Current SourcesFig. 5.1은 current source의 application을 나타냅니다. Fig. 5.1(a)에서는 current source I1이 PMOS에 bias voltage를 가하는 방식으로 구현되었습니다. Fig. 5.1(b)에서는 tail current source Iss가 NM.. 2024. 11. 13. PVT(Process, Voltage, Temperature) Variation 출처:https://www.physicaldesign4u.com/2020/07/pvt-process-voltage-temperature.html PVT (Process, Voltage, Temperature)VLSI PHYSICAL DESIGN FOR FRESHER will be helpful for the Physical design engineer and to find physical design engineer jobs.www.physicaldesign4u.comhttps://vlsi-soc.blogspot.com/2012/06/pvt-and-how-they-impact-timing.html PVTs and How They Impact TimingA blog for students and profe.. 2024. 11. 13. Cascode Stage, Folded Cascode [Razavi][Ch3] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 3 - Single-Stage Amplifiers (pg. 82~92)3.6. Cascode StageCascode Stage Cascode는 CS stage와 CG stage를 cascade한(직렬로 연결한) 특정한 회로입니다. (Fig. 3.59)Common-source stage에 Vin을 인가해서 생성된 전류 신호를 common-gate stage에 인가하는 겁니다. * Cascade: 여러 증폭 단을 직렬로(위아래로) 연결하여 전압 이득을 높이는 일반적인 방식* Cascode: CS stage와 CG stage를 위로 쌓아 연결하는 특별한 casc.. 2024. 11. 13. CG Stage(Common-Gate Stage) [Razavi][Ch3] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 3 - Single-Stage Amplifiers (pg. 75~82)3.5. Common-Gate StageCommon-Gate Stage이전에 살펴본 CS stage와 source follower는 input 신호를 MOSFET의 gate로 인가했습니다.그런데 common gate stage의 경우에는 source에 input 신호를 인가하고, drain에서 output을 생성합니다. MOSFET의 gate는 원하는 동작에 맞게 dc voltage로 biasing합니다. Fig. 3.48(a)의 회로를 보면, M1의 Id가 input signal sou.. 2024. 11. 5. Source Follower(CD Stage) [Razavi][Ch3] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 3 - Single-Stage Amplifiers (pg. 68~75)3.4. Source FollowerSource Follower앞서 알아본 CS stage의 voltage gain은 –gm*(load impedance)였습니다. (gm: Vin을 인가하는 MOSFET의 gm)그래서 높은 voltage gain을 얻으려면 load impedance가 커야 합니다. 만약 low impedance load가 달려 있다면, amplifier 뒤에 buffer를 붙여 gain의 손실을 막아야 합니다. 이때 voltage buffer 역할을 할 수 있는 게 “c.. 2024. 11. 5. CS Stage(6) - Source Degeneration [Razavi][Ch3] 출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second EditionChapter 3 - Single-Stage Amplifiers (pg. 61~67)3.3. Common Source Stage3.3.6. CS Stage with Source DegenerationCS Stage with Source Degeneration'3.3.2. CS Stage with Diode-Connected Load'에서, CS stage의 nonlinear한 특성을 diode-connected load를 사용함으로써 완화할 수 있다고 했습니다. CS Stage(2)-Diode-Connected Load [Razavi][Ch3]출처: Behzad Raz.. 2024. 11. 5. 이전 1 2 3 다음
