CS Stage(6) - Source Degeneration [Razavi][Ch3]

반응형

참고: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second Edition

Chapter 3 - Single-Stage Amplifiers (pg. 61~67)

---

2024.10.29 - [CMOS IC Design] - CS Stage(1) - Resistive Load [Razavi][Ch3]

CS Stage(1) - Resistive Load [Razavi][Ch3]

2024.10.29 - [CMOS IC Design] - CS Stage(2)-Diode-Connected Load [Razavi][Ch3]

CS Stage(2)-Diode-Connected Load [Razavi][Ch3]

2024.10.29 - [CMOS IC Design] - CS Stage(3)-Current-Source Load [Razavi][Ch3]

CS Stage(3)-Current-Source Load [Razavi][Ch3]

2024.11.05 - [CMOS IC Design] - CS Stage(4) - Active Load [Razavi][Ch3]

CS Stage(4) - Active Load [Razavi][Ch3]

2024.11.05 - [CMOS IC Design] - CS Stage(5) - Triode Load [Razavi][Ch3]

CS Stage(5) - Triode Load [Razavi][Ch3]

 

---

3.3. Common Source Stage

3.3.6. CS Stage with Source Degeneration

CS Stage with Source Degeneration

'3.3.2. CS Stage with Diode-Connected Load'에서, CS stage의 nonlinear한 특성을 diode-connected load를 사용함으로써 완화할 수 있다고 했습니다. 

CS Stage(2)-Diode-Connected Load [Razavi][Ch3]

 

CS stage input device의 source terminal에 "degeneration resistor"를 연결해도 nonlinear한 특성을 완화할 수 있습니다. 

Nonlinear한 특성을 완화하는 회로는 gain 식이 'weaker function of gm'이어야 합니다. 

gm에 대한 의존성이 낮아야 한다는 것이죠. 

 

 

Channel-length modulation과 body effect를 무시했을 때, Vin이 증가하면 Id도 증가하고, Rs를 통한 voltage drop도 감소합니다. 

Vin 변화가 전부 Vov=Vgs-Vth에 나타나지 않고, Vin 변화의 일부가 Rs에 나타나므로, Id의 변화가 작아집니다. 

Channel-length modulation과 body effect를 무시했을 때, source degeneration이 있는 CS stage의 Gm과 Av 식은 아래와 같습니다. 

 

 

Channel-length modulation과 body effect를 고려한 경우에는 Gm이 아래와 같습니다. 

(3.61)에서 gmb=0, ro=∞이면 (3.55)와 같은 식이 됩니다.

 

 

---

Large-Signal Behavior

CS stage에서 Rs = 0, Rs ≠ 0일 때의 large-signal behavior를 보겠습니다. 

 

Rs=0이면, 3.25(a)의 특성이 나타납니다. 

Id가 낮을 때, 1/gm >> Rs이고, 따라서 Gm ≒ gm이기 때문입니다.

Overdrive가 증가하므로 gm이 증가해서, (3.55)에서 degeneration의 효과인 1+gmRs가 커집니다. 

 

Vin이 큰 값이면(M1이 saturation일 때), Id가 Vin에 대한 linear function이고 Gm이 1/Rs에 다가갑니다. 

 

 

(3.57)을 (3.62)와 같이 다시 쓸 수 있는데요.

 

여기서 gain 식의 분모는 source에서 본 resistance와 같고, 분자는 drain에서 본 resistance입니다. 

이 구조의 voltage gain = (drain에서 본 resistance) / (source에서 본 resistance)라는 것을 이용해 복잡한 회로를 간단하게 분석할 수 있습니다. 

 

 

 

---

Output Resistance

Source degeneration은 CS stage의 output resistance를 증가시킵니다. 

우선 load resistor인 Rd가 없는 상태에서 small-signal equivalent circuit을 그려보면 Fig. 3.29와 같습니다. 

 

이때의 Rout은 (3.65), (3.66)과 같습니다.

(3.65)를 보면, source degeneration으로 인해 ro가 [1+(gm+gmb)Rs]만큼 증폭되고, Rs에 더해집니다. 

Rs의 관점에서는, (3.66)을 보면, Rs가 [1+(gm+gmb)ro]만큼 증폭되고 ro와 더해짐을 알 수 있습니다. 

(3.66)은 이후 다른 amplifier 논의에서도 등장하므로, 기억해두는 게 좋습니다. 

 

만약 (gm+gmb)ro ≫ 1 이면, Rout은 아래와 같이 근사됩니다.