FinFETs, MOSCAP [Razavi][Ch2]

반응형

참고: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second Edition

Chapter 2 - Basic MOS Device Physics (pg.36~37)

---

2.5. Appendix A: FinFETs

CMOS 기술이 발전하면서, 2D transistor 구조뿐 아니라 3D transistor 구조의 FinFET이 생겼습니다.

FinFET은 channel length가 약 20nm보다 작아지면 아주 좋은 성능을 보입니다.

FinFET의 I/V characteristic은 large-signal mode에 더 가깝습니다.

 

 

Fig. 2.42(a)를 보면, FinFET은 세워져 있는 silicon “fin”, fin을 덮고 있는 dielectric(oxide) layer, dielectric layer를 덮는 polysilicon 또는 metal gate로 이루어져 있습니다.

Vg에 의해 조절되는 전류는 fin의 한쪽 끝에서 다른 쪽 끝으로 흐릅니다.

 

Fig. 2.42(a)에서 보듯, gate length는 정해져 있습니다.

그런데 gate 너비는 얼마가 되어야 할까요?

FinFET에서 전류는 fin의 세 면에 흐릅니다.

따라서, equivalent channel 너비는 fin의 너비 Wf와, 높이 Hf의 2배를 더한 값이 됩니다.

 

통상적으로 fin의 너비 Wf가 6nm, 높이 Hf가 50nm라고 합니다.

 

FinFET의 Wf, Hf는 다 고정된 값입니다.

특히 Wf는 source와 drain 사이 series resistance, channel-length modulation, subthreshold conduction 등의 device imperfection에 영향을 미칩니다.

 

 

FinFET의 fin 간 spacing Sf 역시 성능에 막대한 영향을 끼치므로 대부분 고정되어 있습니다.

FinFET의 dimension이 작다 보니, gate와 S/D contact들은 device의 core와 멀리 떨어지게 배치해야 합니다.

 

---

2.6. Appendix B: Behavior of a MOS Device as a Capacitor

NMOS의 source, drain, bulk가 ground에 연결된 상태에서 Vg가 증가하면, Vgs ≒ Vth에 대해 inversion layer가 생깁니다. 

이것이 어떻게 MOSCAP을 이루는지 알아보겠습니다.

 

Vgs < 0이면 gate의 negative potential이 substrate의 hole을 oxide interface로 끌어들입니다.

이 상황을 두고 MOSFET이 "accumulation region"에 있다고 합니다.

(+) 전하가 분포한 substrate와 (-) 전하가 분포한 gate가 tox만큼의 거리를 두고 떨어져 있는 구조이므로, unit-area capacitance가 Cox인 capacitor로 볼 수 있겠죠.

 

Vgs가 증가하면 interface에 있는 hole density가 낮아지고, oxide 아래에 depletion region이 생성되고, device가 weak inversion에 들어서게 됩니다. 

이때는 MOSCAP의 capacitance가 Cox와 Cdep의 series combination으로 이루어집니다. 

 

Vgs > Vth가 되면, oxide-silicon interface가 channel을 만들고 unit-area capacitance가 다시 Cox가 됩니다. 

 

1) Vgs < 0일 때의 accumulation mode, 2) 0< Vgs < Vth일 때의 weak inversion, 3) Vgs > Vth의 strong inversion에 대한 Cgs의 양상이 아래 그래프에 나타나 있습니다.