MOSFET의 문턱 전압(Threshold Voltage, Vth) [Razavi][Ch2]

반응형

출처: Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second Edition

Chapter 2 - Basic MOS Device Physics (pg. 10~12)

---

2.2 MOS I/V Characteristics

이 단원에서는 MOSFET에서 charge의 이동을 terminal voltage의 함수로 분석합니다.

I/V 특성에 대한 수식을 도출함으로써 MOSFET에 대한 이해를 device physics level에서 circuit level로 끌어올립니다. 

2.2.1. Threshold Voltage

 

Vgs < Vth: Depletion Region의 형성

Figure 2.6(a)처럼, NMOS가 외부 전원과 연결되어 있는 상황을 생각해 봅시다.

Gate, dielectric(SiO2), substrate가 'metal-dielectric-metal'의 capacitor 구조를 이룹니다.

그래서 Vg가 증가할수록 p-substrate에 있는 hole들이 gate에서 멀어지고, p-substrate의 표면에 negative ion이 남습니다. 

negative ion이 분포한 p-substrate의 표면과, gate에서 멀어진 hole들이 분포하는 지점의 사이 공간에는 아무런 charge carrier가 없게 됩니다.

이를 depletion region이라고 하며, depletion region에는 charge carrier가 없어서 전류가 흐르지 않습니다. (Figure 2.6(b))

 

Vgs ≥ Vth: Inversion Layer==Channel의 형성

Vg가 증가할수록 depletion region의 두께가 증가하고, oxide-silicon 표면의 전위도 상승합니다.

Figure 2.6(c)와 같이, 이 구조를 gate-oxide capacitor와 depletion region capacitor가 직렬 연결된 voltage divider로도 생각할 수 있습니다. 

Vgs가 증가하다가 기준 전압을 넘어, p-substrate 표면에 charge carrier(NMOS의 경우 전자)가 충분히 모이면, S(오른쪽 channel) → D(왼쪽 channel)으로의 charge carrier 이동이 가능해집니다. 

이때 S와 D 사이, G 밑에 charge carrier가 이동하는 통로를 "channel"이라고 합니다.

Channel이 만들어져 전류가 흐르게 되면 MOSFET이 "turned on" 상태가 되고, interface가 "inverted"되었다고 합니다.

이 때문에 channel을 "inversion layer"라고도 합니다. (Figure 2.6(d))

그리고 channel이 만들어지는 기준 전압을 "threshold voltage", Vth라 합니다. 

 

Vgs ≫ Vth: S → D 전하 이동 증가

Vgs가 Vth보다 한참 커지면, depletion region에 있는 charge는 비교적 일정한 반면, channel의 charge density는 계속해서 증가합니다. 

따라서 S와 D 사이에 흐르는 전류가 커집니다.

 

Vth 수식

Vth를 아래와 같은 수식으로 정의할 수 있습니다.

Φ_MS= polysilicon gate의 work function과 silicon substrate의 work function의 차이,

k = Boltzmann's constant,

q = electron charge,

N_sub = substrate의 doping density,

n_i = undoped silicon에서의 electron density,

Q_dep = depletion region의 charge,

C_ox = 면적 당 gate-oxide capacitance

 

그러나, 위 수식에 따라 구한 Vth 값은 실제 회로 설계와 맞지 않는 부분이 있습니다.

따라서, 공정 과정에서 channel area에 주입되는 dopant 양을 조절함으로써, oxide interface 근처의 substrate의 doping level을 조절하여 적정 Vth 값을 맞추곤 합니다. (Figure 2.7)

정확히 어떤  Vgs 값에서 transistor가 "on"되는지는 알기 어렵습니다.

오직 drain current 측정을 통해서만 transistor의 켜짐 여부를 알 수 있을 뿐입니다.

그러나 지금은 Vgs ≥ Vth에서 device가 즉시 켜진다고 가정해 봅시다. 

 

PMOS가 켜지는 과정

PMOS가 켜지는 과정은 전하만 반대로 뒤바뀌었을 뿐, NMOS가 켜지는 과정과 같습니다. 

Figure 2.8에서처럼, Vgs가 충분히 negative가 되었을 때, hole로 구성된 inversion layer가 oxide-silicon interface에 생성되어 conduction path가 만들어집니다. 

즉, PMOS의 Vth는 보통 negative한 값입니다.